 |
TMS320VC5501PGF300 prises IC Fxd-Pnt Dsp de l'immersion IC 600 MIPs de 176-Lqfp
Détails sur le produit:
| Lieu d'origine: | original |
| Nom de marque: | original |
| Certification: | original |
| Numéro de modèle: | TMS320VC5501PGF300 |
Conditions de paiement et expédition:
| Quantité de commande min: | 1 |
|---|---|
| Prix: | negotiation |
| Détails d'emballage: | Boîte de carton |
| Délai de livraison: | jours 1-3working |
| Conditions de paiement: | T/T, L/C |
| Capacité d'approvisionnement: | 100 000 |
|
Détail Infomation |
|||
| Mfr: | Texas Instruments | Série: | TMS320C55x |
|---|---|---|---|
| Paquet: | Plateau | Statut de produit: | Actif |
| Type: | Point fixe | Interface: | Interface de centre serveur, je ² C, McBSP, UART |
| Mémoire non-volatile: | 300MHz | Mfr Texas Instruments Series Paquet de TMS320C55x Tray Product Status Type actif Point fixe Interfac: | ROM (32kB) |
Description de produit
TMS320VC5501PGF300 prises IC Fxd-Pnt Dsp de l'immersion IC 600 MIPs de 176-Lqfp
IC FXD-PNT DSP 600 MIPS DE 176-LQFP
Caractéristiques de TMS320VC5501PGF300
| TYPE | DESCRIPTION |
| Catégorie | Circuits intégrés (IC) |
| Incorporé | |
| DSP (processeurs de signaux numériques) | |
| Mfr | Texas Instruments |
| Série | TMS320C55x |
| Paquet | Plateau |
| Statut de produit | Actif |
| Type | Point fixe |
| Interface | Interface de centre serveur, je ² C, McBSP, UART |
| Fréquence de base | 300MHz |
| Mémoire non-volatile | ROM (32kB) |
| Sur-puce RAM | 48kB |
| Tension - entrée-sortie | 3.30V |
| Tension - noyau | 1.26V |
| Température de fonctionnement | -40°C | 85°C (COMITÉ TECHNIQUE) |
| Montage du type | Bâti extérieur |
| Paquet/cas | 176-LQFP |
| Paquet de dispositif de fournisseur | 176-LQFP (24x24) |
| Nombre bas de produit | TMS320 |
Caractéristiques de TMS320VC5501PGF300
• Processeur de signaux numériques performants, de basse puissance, à point fixe de de TMS320C55x (DSP)
durée de cycle d'instruction du − 3,33 NS pour la fréquence de base 300-MHz
cachette de 16k-octets d'instruction de − (Je-cachette)
− un/deux instructions exécutées par cycle
Le − conjuguent des multiplicateurs [jusqu'à 600 millions Multiplier-s'accumulent par seconde (MMACS)]
− deux unités arithmétiques/logique (ALUs)
L'autobus de programme du − un, trois données internes/opérande a indiqué des autobus, et deux données internes/opérandes écrivent des autobus
• Cachette d'instruction (octets 16K)
• la Sur-puce de 16 bits RAM That de 16K X se compose de quatre blocs 4K de × Double-Access de 16 bits RAM (DARAM) (octets 32K)
• ROM de 16 bits de Sur-puce d'Un-Attente-état du × 16K (octets 32K)
• espace mémoire externe accessible maximum de 16 bits de × de 8M
• la mémoire parallèle externe à 32 bits d'autobus soutenant l'interface externe de mémoire (EMIF) avec des capacités polyvalentes de l'entrée-sortie (GPIO) et Glueless connectent à :
− MÉMOIRE RAM statique asynchrone (SRAM)
− EPROM asynchrone
DRACHME synchrone de − (SDRAM)
Éclat synchrone RAM (SBRAM) de −
• L'émulation/corrigent Trace Capability Saves Last 16 discontinuités de compteur de programme (PC) et 32 dernières valeurs de PC
• Contrôle de basse puissance programmable de six domaines fonctionnels de dispositif
• Périphériques de Sur-puce
Contrôleur d'accès mémoire direct de Six-canal de − (DMA)
Portes série protégées multicanales du − deux (McBSPs)
Le générateur à horloge à verrouillage déphasé analogue programmable de la boucle de − (APLL)
Goupilles polyvalentes de l'entrée-sortie de − (GPIO) et un Pin consacré de sortie (XF)
interface parallèle à 8 bits de Centre-port de − (HPI)
Minuteries du − quatre
Minuteries polyvalentes 64-bit du − deux
horloge de surveillance programmable 64-bit de −
compteur 64-bit de du − DSP/BIOS
Interface du circuit Inter-intégrée par − (I2C)
Émetteur de récepteur asynchrone universel de − (UART)
• Logique basée sur balayage d'émulation de Sur-puce
• Logique de balayage de frontière du † d'IEEE DST 1149,1 (JTAG)
• Paquets :
− 176-Terminal LQFP quadruple Flatpack) (suffixe (de Bas-profil de PGF)
du − 201-Terminal MicroStar BGA (rangée de grille de boule) (suffixes de GZZ et de ZZZ)
• tension d'alimentation de l'entrée-sortie 3.3-V
• tension d'alimentation du noyau 1.26-V
Applications de TMS320VC5501PGF300
Processeurs de signaux numériques TMS320VC5501 (les 5501) à point fixe (DSP) sont basés sur le noyau de processeur d'unité centrale de traitement de génération du DSP de TMS320C55x. L'architecture du DSP de C55x réalise la haute performance et la puissance faible par le parallélisme accru et le foyer total sur la réduction de la dissipation de puissance. L'unité centrale de traitement soutient une structure interne d'autobus qui se compose d'un autobus de programme, trois données a indiqué des autobus, deux données écrivent des autobus, et des autobus supplémentaires consacrés au périphérique et à l'activité de DMA. Ces autobus fournissent la capacité d'exécuter jusqu'à trois données indique et deux données écrivent dans un cycle simple. En parallèle, le contrôleur DMA peut exécuter l'indépendant de transferts des données de l'activité d'unité centrale de traitement.
Classifications environnementales et d'exportation de TMS320VC5501PGF300
| ATTRIBUT | DESCRIPTION |
| Statut de RoHS | ROHS3 conforme |
| Niveau de sensibilité d'humidité (MSL) | 4 (72 heures) |
| Statut de PORTÉE | ATTEIGNEZ inchangé |
| ECCN | 3A991A2 |
| HTSUS | 8542.31.0001 |
Vous voulez en savoir plus sur ce produit