 |
AM3357BZCZA30 IC Chip Mpu Sitara 300MHZ 324 NFBGA ADE Chip
Détails sur le produit:
| Lieu d'origine: | original |
| Nom de marque: | original |
| Certification: | original |
| Numéro de modèle: | AM3357BZCZA30 |
Conditions de paiement et expédition:
| Quantité de commande min: | 1 |
|---|---|
| Prix: | negotiation |
| Détails d'emballage: | Boîte de carton |
| Délai de livraison: | jours 1-3working |
| Conditions de paiement: | T/T, L/C |
| Capacité d'approvisionnement: | 100 000 |
|
Détail Infomation |
|||
| Mfr: | Texas Instruments | Série: | Sitara™ |
|---|---|---|---|
| Paquet: | Plateau | Statut de produit: | Actif |
| Processeur de noyau: | ARM® Cortex®-A8 | Nombre de noyaux/de largeur d'autobus: | 1 noyau, à 32 bits |
| Vitesse: | 300MHz | ||
| Surligner: | Puce d'AM3357BZCZA30 IC,MPU Sitara 300MHZ 324NFBGA,324 FBGA ADE Chip |
||
Description de produit
MPU Sitara 300mhz 324nfbga de puce d'IC du circuit intégré AM3357BZCZA30
Microprocesseur IC Sitara™ d'ARM® Cortex®-A8 1 noyau, 300MHz à 32 bits 324-NFBGA (15x15)
Caractéristiques d'AM3357BZCZA30
| TYPE | DESCRIPTION |
| Catégorie | Circuits intégrés (IC) |
| Incorporé | |
| Microprocesseurs | |
| Mfr | Texas Instruments |
| Série | Sitara™ |
| Paquet | Plateau |
| Statut de produit | Actif |
| Processeur de noyau | ARM® Cortex®-A8 |
| Nombre de noyaux/de largeur d'autobus | 1 noyau, à 32 bits |
| Vitesse | 300MHz |
| Co-Processors/DSP | Multimédia ; NEON™ SIMD |
| RAM Controllers | LPDDR, DDR2, DDR3, DDR3L |
| Accélération de graphiques | Oui |
| Contrôleurs d'affichage et d'interface | Affichage à cristaux liquides, écran tactile |
| Ethernet | 10/100/1000Mbps (2) |
| SATA | - |
| USB | USB 2,0 + PHY (2) |
| Tension - entrée-sortie | 1.8V, 3.3V |
| Température de fonctionnement | -40°C | 105°C (TJ) |
| Dispositifs de sécurité | Cryptographie, générateur à nombre aléatoire |
| Montage du type | Bâti extérieur |
| Paquet/cas | 324-LFBGA |
| Paquet de dispositif de fournisseur | 324-NFBGA (15x15) |
| Interfaces supplémentaires | BOÎTE, je ² C, McASP, McSPI, MMC/SD/SDIO, UART |
| Nombre bas de produit | AM3357 |
Caractéristiques d'AM3357BZCZA30
• Jusqu'à 1-GHz Sitara™ ARM® Cortex®
- Processeur de BitRISC du ‑ A8 32
– Coprocesseur de NEON™ SIMD
– 32KB de l'instruction L1 et 32KB de détection de Simple-erreur de CacheWith de données (parité)
– 256KB de la cachette L2 avec le code correcteur d'erreurs (CCE)
– 176KB de ROM de botte de Sur-puce
– 64KB de RAM consacré
– Émulation et corriger - JTAG
– Contrôleur d'interruption (jusqu'à 128 InterruptRequests)
• Mémoire de Sur-puce (L3 partagé RAM)
– 64KB de Sur-puce polyvalente MemoryController (OCMC) RAM
– Accessible à tous les maîtres
– Soutient la conservation pour la commande rapide
• Interfaces externes de mémoire (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController :
– mDDR : horloge 200-MHz (débit 400-MHz)
– DDR2 : horloge 266-MHz (débit 532-MHz)
– DDR3 : horloge 400-MHz (débit 800-MHz)
– DDR3L : horloge 400-MHz (800-MHz DataRate)
– bus de données de 16 bits
– 1GB de l'espace accessible total
– Soutient un x16 ou deux x8 la mémoire DeviceConfigurations
– Contrôleur polyvalent de mémoire (GPMC)
– Interface à 8 bits et de 16 bits flexible d'AsynchronousMemory avec jusqu'à sept ChipSelects (non-et, NI, Muxed-NI, SRAM)
– Emploie le code de BCH pour soutenir 4, 8, ou 16-BitECC
– Emploie le code de Hamming pour soutenir CCE 1-Bit
– Module de repère d'erreurs (ORME)
– Utilisé en même temps que le toLocate de GPMC adresse des polynômes de fromSyndrome d'erreurs de données produits utilisant l'algorithme d'aBCH
– Appuis 4, 8, et de 16 bits par emplacement d'erreur 512-ByteBlock basé sur BCHAlgorithms
• Sous-système de communication andIndustrial de sous-système en temps réel programmable d'unité (PRU-ICSS)
– Protocoles de soutiens tels qu'EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, et plus
- Processeur de BitRISC du ‑ A8 32
– Coprocesseur de NEON™ SIMD
– 32KB de l'instruction L1 et 32KB de détection de Simple-erreur de CacheWith de données (parité)
– 256KB de la cachette L2 avec le code correcteur d'erreurs (CCE)
– 176KB de ROM de botte de Sur-puce
– 64KB de RAM consacré
– Émulation et corriger - JTAG
– Contrôleur d'interruption (jusqu'à 128 InterruptRequests)
• Mémoire de Sur-puce (L3 partagé RAM)
– 64KB de Sur-puce polyvalente MemoryController (OCMC) RAM
– Accessible à tous les maîtres
– Soutient la conservation pour la commande rapide
• Interfaces externes de mémoire (EMIF)
– mDDR (LPDDR), DDR2, DDR3, DDR3LController :
– mDDR : horloge 200-MHz (débit 400-MHz)
– DDR2 : horloge 266-MHz (débit 532-MHz)
– DDR3 : horloge 400-MHz (débit 800-MHz)
– DDR3L : horloge 400-MHz (800-MHz DataRate)
– bus de données de 16 bits
– 1GB de l'espace accessible total
– Soutient un x16 ou deux x8 la mémoire DeviceConfigurations
– Contrôleur polyvalent de mémoire (GPMC)
– Interface à 8 bits et de 16 bits flexible d'AsynchronousMemory avec jusqu'à sept ChipSelects (non-et, NI, Muxed-NI, SRAM)
– Emploie le code de BCH pour soutenir 4, 8, ou 16-BitECC
– Emploie le code de Hamming pour soutenir CCE 1-Bit
– Module de repère d'erreurs (ORME)
– Utilisé en même temps que le toLocate de GPMC adresse des polynômes de fromSyndrome d'erreurs de données produits utilisant l'algorithme d'aBCH
– Appuis 4, 8, et de 16 bits par emplacement d'erreur 512-ByteBlock basé sur BCHAlgorithms
• Sous-système de communication andIndustrial de sous-système en temps réel programmable d'unité (PRU-ICSS)
– Protocoles de soutiens tels qu'EtherCAT®, PROFIBUS, PROFINET, EtherNet/IP™, et plus
– Deux unités en temps réel programmables (PRUs)
– processeur à 32 bits de charge/magasin RISC capable du fonctionnement à 200 mégahertz
– 8KB de l'instruction RAM With Single-Error Detection (parité)
– 8KB des données RAM With Single-Error Detection (parité)
– Multiplicateur à 32 bits de Simple-cycle avec l'accumulateur 64-bit
– Le module augmenté de GPIO fournit ShiftIn/hors d'appui et de verrou parallèle sur le signal externe
– 12KB de RAM With Single-Error Detection partagé (parité)
– Trois banques de registre 120-Byte accessibles par chaque PRU
– Contrôleur d'interruption (INTC) pour des événements d'entrée de système de transport
– Autobus local d'interconnexion pour relier les maîtres internes et externes aux ressources à l'intérieur du PRU-ICSS
– Périphériques à l'intérieur du PRU-ICSS :
– Un port d'UART avec des goupilles de contrôle de flux, appuis jusqu'à 12 Mbps
– Un module augmenté de capture (eCAP)
– Deux ports Ethernet MII qui soutiennent l'Ethernet industriel, tel qu'EtherCAT
– Un port de MDIO
• Puissance, remise, et module de la gestion d'horloge (PRCM)
– Commande l'entrée et la sortie des modes de remplaçant et de sommeil profond
– Responsable du sommeil ordonnançant, commutateur- de domaine de puissance ordonnançant, réveillez l'ordonnancement, et l'ordonnancement d'allumage de domaine de puissance
– Horloges
– 15 intégrés - à l'oscillateur 35-MHz à haute fréquence utilisé pour produire d'une horloge de référence pour le divers système et les horloges périphériques
– Soutient l'horloge individuelle permettent et désactivent au contrôle pour que des sous-systèmes et des périphériques facilitent la puissance réduite
– Cinq ADPLLs pour produire des horloges système
(Sous-système de MPU, interface de la RDA, USB et périphériques [MMC et écart-type, UART, SPI, I 2C], L3, L4, Ethernet, horloge de pixel de GFX [SGX530], d'affichage à cristaux liquides)
Applications d'AM3357BZCZA30
• Périphériques de jeu
• Automation à la maison et industrielle
• Appareils médicaux du consommateur
• Imprimantes
• Systèmes futés de péage
• Distributeurs automatiques reliés
• Balances
• Consoles éducatives
• Jouets avancés
Classifications environnementales et d'exportation d'AM3357BZCZA30
| ATTRIBUT | DESCRIPTION |
| Statut de RoHS | ROHS3 conforme |
| Niveau de sensibilité d'humidité (MSL) | 3 (168 heures) |
| Statut de PORTÉE | ATTEIGNEZ inchangé |
| ECCN | 5A992C |
| HTSUS | 8542.31.0001 |
Vous voulez en savoir plus sur ce produit